361256769 A NOV 1986

(54) SEMICONDUCTOR DEVICE

(11) 61-256769 (A)

(43) 14.11.1986 (19) JP

(21) Appl. No. 60-99024


(22) 10.5.1985

(71) TOSHIBA CORP (72) SHOICE I KAGAMI (51) Int. Cl<sup>1</sup>. H01L29/78

PURPOSE: To improve gain and to suppress punch through, by providing an N type layer in the direction of the width of a channel between N-type source and drain on the surface of a P-type substrate, and providing a gate oxide

film and a gate electrode on the substrate.

CONSTITUTION: The surface of a P-type Si substrate 21 is surrounded by a field oxide film 22. An Si<sub>3</sub>N<sub>4</sub> film 24 and a poly Si film 25 are formed on a thin oxide film 23. After a hole is selectively provided, the entire poly Si film 25 is oxidized, and an SiO<sub>2</sub> film 26 is formed. P ions are implanted, and N<sup>\*</sup> 27 is provided in parallel with the width direction of a channel in close contact with the gate oxide film 23. The films 26, 24 and 23 are removed, and a gate electrode 29 is formed on a new gate oxide film 28. With the electrode 29 as a mask, N+ type source and drain layers 30 and 31 are formed. A hole 33 is provided in an interlayer insulating film 32, and an Al wiring 34 is attached. In this constitution, the gain can be improved by the formation of the  $N^{\star}$  layer 27 and the punch through can be suppressed. Thus, the highly reliable device is obtained.



257/345

① 特許出願公開

# ⑫公開特許公報(A)

昭61-256769

@Int\_Cl\_4

識別記号

庁内整理番号

④公開 昭和61年(1986)11月14日

H 01 L 29/78

8422-5F

審査請求 未請求 発明の数 1 (全3頁)

②発明の名称 半導体装置

②特 願 昭60-99024

②出 願 昭60(1985)5月10日

⑩発 明 者 各 務 正

川崎市幸区小向東芝町1番地 株式会社東芝総合研究所内

出 頭 人 株式 会社 東芝 川崎市幸区堀川町72番地

70代 理 人 弁理士 鈴江 武彦 外2名

明 細 有

1. 発明の名称

半導体装置

### 2.特許請求の範囲

- (1) 第1導電型の半導体基板と、この基板要面に設けられた第2導電型のソース、ドレイン領域間の制度基板表面にチャネル中方向に設けられた第2導電型の不純物層と、同基板上にゲート電化度を介して設けられたゲート電極とを具備することを特徴とする半導体装置。
- (2) 第2 導電型の不純物層がゲート酸化膜と密 着していることを特徴とする特許請求の範囲 第1 項配載の半導体装置。

## 3.発明の詳細な説明

〔発明の技術分野〕

本発明は半導体装置に関し、特にチャネル領域に改良を図ったMOS形電界効果トランジスタ (MOS FET) に係わる。

〔発明の技術的背景〕

従来、MOSFETにおいては、数細化されるにつれて内部電界が高くなり、ホットエレクトロンによるMOSFETの不安定性が問題となってくる。このため、ドレイン領域側の電界を抑えることが重要となる。そこで、従来、例えば第2図に示すLDD(Lightly Doped Drain) 構造のNチャネル MOSFET、あるいは第3図に示すDDD(Double Diffused Drain)構造のNチャネルMOSFETが提案されている。

第2図のMOSFETは、P型のシリコン基板 I の表面にN型層 2 a , N型層 3 a からなるソース領域 4 、N型層 2 b , N型層 3 b からなるドレイン領域 5 を失々設け、同基板 1 上にゲート酸化膜 6 を介してゲート電低 7 を設け、かつこのゲート電低 7 の側に CVDSiO<sub>2</sub> からなるサイドウェール 8 , 8 を設けた構造となっている。

また、第3回の MOSFET は、 P 型のシリコン 基板 1 の 表面に N 型 層 1 1 a 、 この N 型 層 1 1 a に囲まれる N 型 層 1 2 a からなるソース 領域 1 3 、 N 型 層 1 1 b 、 この N 型 層 1 1 b に 囲ま れるN型暦12bからなるドレイン領域14を 設け、更に同基板1上にゲート銀化膜15を介 してゲート電極16を設けた構造となっている。 (背景技術の問題点)

しかしながら、従来技術によれば、以下に示す問題点を有する。

## ① LDD 構造の MOSFET;

N型層 2 a , 2 b の抵抗により、MOSFETの利得が下がる。また、LDD構造には特有の劣化モードがあり、これを防ぐためにはN型層 2 a , 2 b の機度を減くした場合、 微細なMOSFETではパンテスルーを防ぐのが困難となる。更に、LDD構造ではN型層 2 a , 2 b の巾がサイドウォール 8 形成の制御が困難である。

#### ② DDD 構造の MOSFET;

上記と同様、数細なMOSFETではパンチスルーを防ぐのが困難となる。

#### 〔発明の目的〕

よりフィールド数化膜22を形成した後、この フィールド酸化膜22で囲まれた基板21上に 厚さ 5 0 0 Åの 敷化膜 2 3 を形成した ( 第 1 図(a) 図示)。つづいて、全面に厚さ500Åのシリコ ン盤化膜 2 4 、厚さ 4 0 0 0 Å の 多 結 晶 シリコン 膜25を順次形成した(第1図的図示)。次い で、写真蝕刺法によりチャネル領域の一部に対 応する前記多結晶シリコン膜 25を選択的に除 去した後、幾存した多結晶シリコン膜25を全 て酸化し酸化態26を形成した。しかる後、こ の 酸化膜 2 6 をマスクとして前記基板 1 にリン を例えば加速電圧 150 ke V、ドーズ量 5·×10 ts ca でイオン注入し、基板21にN型の不純物 層27を形成した(第1図(e)図示)。なお、不 納物層21はチャネル巾方向と平行で、しかも 後記ゲート放化膜と密着して設けられている。

次に、前記酸化膜26、シリコン強化膜26 及び酸化膜24を除去した後、常法によりフィールト酸化膜22で囲まれた前配基板21の素子領域上にゲート酸化膜28を介してゲート電 本発明は上記事情に鑑みてなされたもので、 ソース、ドレイン領域間の半導体基板表面に該 基板と反対導電型の不純物層を設けることによって、利得を向上するとともに、パンテスルー 等を抑制した高信領性の半導体装置を提供する ととを目的とする。

#### 〔発明の概要〕

本発明は、第1導電型の半導体基板と、この 基板袋面に設けられた第2導電型のソース、ド レイン領域と、これらソース、ドレイン領域制 の前記基板袋面にチャネル巾方向に設けられた 第2導電型の不純物層と、同基板上にゲート酸 化膜を介して設けられたゲート電低とを具備す ることを特徴し、前記目的の達成を図ったこと を骨子とする。

#### (発明の実施例)

以下、本発明の一実施例に係るNテャネル MOSFETを製造工程順に第1図(a)~(e)を参照して説明する。

まず、P型のシリコン基板21の映面に常法

極まりを形成した。次いで、このゲート電極 よりをマスクとして前記案子領域にュ型ペト 物をイオン注入又は拡散により導入して形型 のソース、ドレイン領域30,31を形成した では、全面に層間絶縁 のフースを形成した後、前記ドレイン領域31 の一部に対応する層間絶縁膜32を開孔して コンタクトホール33を形成し、該コンクトホール33にA4配額34 を形成して外チャネル MOSFETを製造した(第1図(の)図示)。

本発明に係るNチャネルMOSFETは、第1 図(a)に示す如く、P型のシリコン基板21を 面にN型のソース、ドレイン領域30,31 を設け、同基板上にゲート酸化膜28をみった。 でゲート電磁29を設け、更に前配ソース。に ドレイン領域30,31間の基板21表 平り でかっか配ゲート 嵌化膜と密着するように けた構造となっている。しかるに、本発明に よれば、ソース、ドレイン領域30,31間

## 持開昭61-256769(3)

に不納物層 3 7 が存在するため、トランジスタが動作しているときもドレイン領域 3 1 個及びチャネル内部の電界が緩和される。従って、移動度が増加するとともに、インバクトイオン化率が減少するのでホットエレクトロンの生成も抑えられ、高信額性、高利得のトランジスタが実現できる。

なか、上記実施例では、多結晶シリコン膜を 酸化して得られた酸化膜や窒化膜等を利用して N型の不純物層を形成したが、フォーカスイオ ンピームを用いてもよい。

また、上記実施例ではN型の不純物層をゲート酸化膜と密着するように形成したが、これに限らず、ゲート酸化膜に僅かに離間して形成した場合でも従来と比べ優れた効果を有する。

更に、上記実施例では、Nチャネル MOSFET に適用した場合について述べたが、これに限ら す、Pチャネル MOSFETにも同様に適用できる。 (発明の効果)

以上詳述した如く本発明によれば、ソース、

ドレイン領域間に不純物層を設けるととにより、 高利得、高信領性のNチャネル MOSFET等の半 導体装置を提供できる。

### 4. 図面の簡単な説明

第1図(a)~(e) は本発明の一実施例に係るNチャネル MOSFETを製造工程順に示す断面図、第2図は従来のLDD構造のNチャネル MOSFETの断面図、第3図は従来のDDD構造のNチャネルMOSFETの断面図である。

21…P型のシリコン茜板、22…フィールド酸化膜、23,26…酸化膜、24…シリコン膜、27…水型の不純物層、28…ゲート酸化膜、29…ゲート電極、30…N型のソース領域、31…N型のドレイン領域、32…層間絶繰膜、33…

### 出題人代理人 弁理士 鈴 江 武 逐

